The tranzistor s efektom polja (FET) je elektronički uređaj u kojem an električno polje koristi se za regulaciju protoka struje. Da bi se to primijenilo, razlika potencijala primjenjuje se na priključcima vrata i izvora uređaja, što mijenja vodljivost između odvodne i izvorne stezaljke, što uzrokuje protok kontrolirane struje preko tih terminala.
FET-ovi se nazivaju unipolarni tranzistori jer su dizajnirani za rad kao uređaji s jednim nosačem. Naći ćete različite vrste tranzistora s efektom polja.
Simbol
Grafički simboli za n-kanalne i p-kanalne JFET-ove mogu se vizualizirati na sljedećim slikama.
Jasno možete primijetiti da oznake strelice usmjerene prema unutra za n-kanalni uređaj pokazuju smjer u kojem IG(struja vrata) trebala bi teći kad je p-n spoj bio pristran.
U slučaju p-kanalnog uređaja uvjeti su identični, osim razlike u smjeru simbola strelice.
Razlika između FET-a i BJT-a
Tranzistor s poljskim efektom (FET) tročelni je uređaj dizajniran za širok spektar aplikacija u krugovima koje u velikoj mjeri dopunjuju one BJT tranzistora.
Iako ćete pronaći značajne razlike između BJT-ova i JFET-ova, zapravo postoji nekoliko podudarnih karakteristika o kojima će se govoriti u sljedećim raspravama. Glavna razlika između ovih uređaja je što je BJT uređaj koji kontrolira struja, kao što je prikazano na slici 5.1a, dok je JFET tranzistor uređaj upravljan naponom kao što je prikazano na slici 5.1b.
Jednostavno rečeno, trenutni ICna slici 5.1a je neposredna funkcija razine IB. Za FET je struja I funkcija napona VGSdato ulaznom krugu kao što je prikazano na slici 5.1b.
U oba slučaja strujom izlaznog kruga upravljat će se parametrom ulaznog kruga. U jednoj situaciji trenutna razina, a u drugoj primijenjeni napon.
Baš kao npn i pnp za bipolarne tranzistore, i vi ćete pronaći n-kanalne i p-kanalne tranzistore s efektom polja. No, trebate imati na umu da je BJT tranzistor bipolarni uređaj čiji prefiks dvostruko pokazuje da je razina provodljivosti funkcija dva nosača naboja, elektrona i rupa.
FET je s druge strane unipolarni uređaj to ovisi isključivo o vodljivosti elektrona (n-kanal) ili rupi (p-kanal).
Izraz 'efekt polja' može se objasniti ovako: svi smo svjesni snage trajnog magneta da privlači metalne opiljke prema magnetu bez ikakvog fizičkog kontakta. Potpuno na sličan način unutar FET-a postojeće naboje stvaraju električno polje koje utječe na vodljivu stazu izlaznog kruga bez ikakvog izravnog kontakta između upravljačkih i kontroliranih veličina. Vjerojatno jedna od najvažnijih značajki FET-a je njegova velika ulazna impedancija.
U rasponu od veličine od 1 do stotinjak megagoma, značajno nadmašuje uobičajeni raspon ulaznog otpora u BJT konfiguracijama, što je izuzetno važno svojstvo tijekom razvoja linearnih modela pojačala.
Međutim, BJT nosi veću osjetljivost na varijacije ulaznog signala. Znači, promjena izlazne struje obično je znatno veća za BJT-ove nego za FET-ove za istu količinu promjene njihovih ulaznih napona.
Zbog toga, standardni dobici izmjeničnog napona za BJT pojačala mogu biti puno veći u usporedbi s FET-ovima.
Općenito govoreći, FET-ovi su znatno toplinski otporniji od BJT-ova, a također su često manje veličine u odnosu na BJT-ove, što ih čini posebno pogodnima za ugrađivanje kao integrirani sklop (IC)čips.
Strukturne karakteristike nekih FET-ova, s druge strane, mogu im omogućiti da budu posebno osjetljivi na fizičke kontakte od BJT-a.
Više odnosa BJT / JFET
- Za BJT VBITI= 0,7 V važan je čimbenik za započinjanje analize njegove konfiguracije.
- Slično tome, parametar IG= 0 A je obično prva stvar koja se uzima u obzir za analizu JFET sklopa.
- Za BJT konfiguraciju, IBje često prvi čimbenik koji postaje potreban za utvrđivanje.
- Isto tako, za JFET je to obično VGS.
U ovom ćemo se članku fokusirati na JFET-ove ili tranzistore s efektom spojnih polja, u sljedećem ćemo članku razmotriti tranzistor s poljskim efektom metal-oksid-poluvodič ili MOS-FET.
KONSTRUKCIJA I KARAKTERISTIKE JFET-ova
Kao što smo naučili Earliet, JFET ima 3 vodiča. Jedan od njih kontrolira protok struje između druga dva.
Baš kao i BJT-ovi, i u JFET-ovima n-kanalni uređaj koristi se istaknutije od p-kanalnih kolega, budući da je n uređaja teže učinkovitijim i jednostavnijim za upotrebu u odnosu na p-uređaje.
Na slijedećoj slici možemo vidjeti osnovnu strukturu ili konstrukciju n-kanalnog JFET-a. Možemo vidjeti da sastav tipa n tvori glavni kanal kroz slojeve tipa p.
Gornji dio kanala n-tipa spojen je omskim kontaktom s terminalom nazvanim odvod (D), dok je donji dio istog kanala također povezan omskim kontaktom s drugim priključkom nazvanim izvor (S).
Nekoliko materijala tipa p zajedno su povezani s terminalom koji se naziva vrata (G). U osnovi nalazimo da su odvodni i izvorni priključci spojeni na krajeve kanala n-tipa. Stezaljka vrata spojena je s parom p-kanalnog materijala.
Kad na jfetu nema napona, njegova dva p-n spoja su bez ikakvih pristranskih uvjeta. U ovoj situaciji postoji područje iscrpljivanja na svakom spoju kako je naznačeno na gornjoj slici, što izgleda prilično poput diodnog p-n područja bez odstupanja.
Analogija vode
Radne i upravljačke operacije JFET-a mogu se razumjeti kroz slijedeću analogiju s vodom.
Ovdje se tlak vode može usporediti s primijenjenom veličinom napona od odvoda prema izvoru.
Protok vode može se usporediti s protokom elektrona. Ušće slavine oponaša izvorni priključak JFET-a, dok gornji dio slavine u koji je prisiljena voda prikazuje slivnik JFET-a.
Gumb slavine djeluje poput Vrata JFET-a. Uz pomoć ulaznog potencijala kontrolira protok elektrona (naboj) od odvoda do izvora, baš kao što gumb za slavinu kontrolira protok vode na otvoru usta.
Iz JFET strukture možemo vidjeti da su odvod i stezaljke izvora na suprotnim krajevima n-kanala, a kako se pojam temelji na protoku elektrona, možemo napisati:
VGS= 0 V, VDSNeke pozitivne vrijednosti
Na slici 5.4 možemo vidjeti pozitivni napon VDSprimijenjen preko n-kanala. Terminal vrata se izravno pridružuje izvoru kako bi se stvorio uvjet VGS= 0V. To omogućuje da vrata i izvorne stezaljke budu s identičnim potencijalom, a rezultira donjim dijelom iscrpljivanja svakog p-materijala, točno onako kako vidimo na prvom dijagramu iznad, uz uvjet nepristranosti.
Čim napon Vdd(= VDS), elektroni se povlače prema odvodnom terminalu, generirajući konvencionalni protok struje ID, kako je prikazano na slici 5.4.
Smjer protoka naboja otkriva da su odvodna i izvorna struja jednake veličine (ID= JaS). Prema uvjetima prikazanim na slici 5.4, protok naboja izgleda prilično neograničeno i na njega utječe samo otpor n-kanala između odvoda i izvora.
Možete primijetiti da je područje iscrpljenja veće oko gornjeg dijela oba materijala p-tipa. Ova razlika u veličini regije idealno je objašnjena na slici 5.5. Zamislimo da imamo jednak otpor u n-kanalu, koji bi se mogao podijeliti na dijelove naznačene na slici 5.5.
Sadašnji IDmože graditi raspone napona kroz kanal kako je istaknuto na istoj slici. Kao rezultat toga, gornje područje p-tipa materijala bit će obrnuto pristrano za razinu od oko 1,5 V, dok će donje područje biti samo obrnuto pristrano za 0,5 V.
Točka da je p-n spoj obrnuto pristran duž cijelog kanala dovodi do struje na vratima s nula ampera kao što je prikazano na istoj slici. Ova karakteristika koja vodi do IG= 0 A je važna karakteristika JFET-a.
Kao što je VDSpotencijal se povećava s 0 na neki volti, struja se povećava prema Ohmovom zakonu i grafikonu IDredak 5DSmože izgledati dokazano na slici 5.6.
Usporedna ravnost crtanja pokazuje da je za područja male vrijednosti VDS, otpor je u osnovi jednolik. Kao što je VDSraste i približava se razini poznatoj kao VP na slici 5.6, područja iscrpljivanja se šire kako je dato na slici 5.4.
To rezultira prividnim smanjenjem širine kanala. Smanjena staza vodljivosti dovodi do povećanja otpora što dovodi do krivulje sa slike 5.6.
Što krivulja postaje vodoravnija, otpor je veći, što ukazuje na to da otpor postaje prema 'beskonačnim' ohima u vodoravnom području. Kad je VDSpovećava se do mjere u kojoj bi se činilo da bi se dvije regije iscrpljivanja mogle 'dodirnuti' kako je prikazano na slici 5.7, dovodi do situacije poznate kao pinch-off.
Iznos za koji VDSrazvija ovu situaciju naziva se pinch-off napona i to simbolizira VStrkako je prikazano na slici 5.6. Općenito, riječ pinch-off zavarava jer podrazumijeva trenutni IDje 'otklješteno' i pada na 0 A. Kao što je dokazano na slici 5.6, to u ovom slučaju teško izgleda očito. JaDzadržava razinu zasićenja okarakteriziranu kao IDSSna slici 5.6.
Istina je da vrlo malo kanala i dalje postoji, sa strujom znatno visoke koncentracije.
Točka na kojoj ID ne pada pinch-off i čuva razinu zasićenja kako je prikazano na slici 5.6. potvrđuje se sljedećim dokazom:
Budući da nema odvodne struje, eliminira se mogućnost različitih razina potencijala kroz materijal n-kanala za određivanje promjenjivih količina obrnutog pristranosti duž p-n spoja. Krajnji rezultat je gubitak distribucije regije iscrpljivanja koja je pokrenuta pinch-off za početak.
Kako povećavamo VDSiznad VStr, područje bliskog kontakta u kojem će se dva područja iscrpljenja međusobno susresti povećavaju duljinu duž kanala. Međutim, razina ID-a i dalje ostaje u osnovi nepromijenjena.
Tako je trenutak VDSje veći od Vstr, JFET stječe karakteristike trenutnog izvora.
Kao što je dokazano na slici 5.8, struja u JFET-u određuje se na ID= JaDSS, ali napon VDSveći od VP uspostavlja se povezanim opterećenjem.
Izbor IDSS notacije temelji se na činjenici da struja Odvod do izvora ima kratki spoj preko vrata do izvora.
Daljnja istraga daje nam sljedeću ocjenu:
JaDSSje najveća odvodna struja za JFET i utvrđena je uvjetima VGS= 0 V i VDS> | VP |.
Primijetite da je na slici 5.6 VGSje 0V za kompletno istezanje krivulje. U sljedećim odjeljcima naučit ćemo kako atributi sa slike 5.6 utječu na razinu VGSje raznolik.
VGS <0V
Volatiranje primijenjeno preko ulaza i izvora označava se kao VGS koji je odgovoran za kontrolu JFET operacija.
Ako uzmemo primjer BJT-a, baš kao i krivulje ICvs VOVAJodređuju se za različite razine IB, slično krivuljama IDvs VDSza razne razine VGSmože se stvoriti za JFET kolegu.
Zbog toga je terminal vrata postavljen na kontinuirani niži potencijal ispod razine izvora potencijala.
Pozivajući se na sl. 5.9 dolje, -1V se primjenjuje preko terminala vrata / izvora za smanjeni VDSnivo.
Cilj negativne potencijalne pristranosti VGSje razviti regije iscrpljivanja slične situaciji V.GS= 0, ali pri značajno smanjenom VDS.
To uzrokuje da vrata postignu točku zasićenja s nižim razinama VDSkako je naznačeno na slici 5.10 (VGS= -1V).
Odgovarajuća razina zasićenja za IDmože se utvrditi da je smanjen i zapravo se nastavlja smanjivati kako VGSje negativniji.
Na slici 5.10 možete jasno vidjeti kako se pinch-off napon nastavlja s padom paraboličnog oblika kao VGSpostaje sve negativniji.
Napokon, kad je VGS= -Vstr, postaje dovoljno negativan da uspostavi razinu zasićenja koja je na kraju 0 mA. Na ovoj je razini JFET u potpunosti 'ISKLJUČEN'.
Razina VGSšto uzrokuje IDda dosegne 0 mA karakterizira VGS= VStr, pri čemu VStrje negativni napon za n-kanalne uređaje i pozitivni napon za p-kanalne JFET-ove.
Obično možete pronaći većinu JFET tablica s podacima pinch-off napon naveden kao VGS (isključeno)umjesto VStr.
Područje s desne strane lokusa priklještenja na gornjoj slici mjesto je koje se uobičajeno koristi u linearnim pojačalima za postizanje signala bez izobličenja. Ova regija se općenito naziva područje konstantne struje, zasićenja ili linearnog pojačanja.
Otpornik kontroliran naponom
Područje koje se na istoj slici nalazi s lijeve strane lopatice za odcjepljivanje naziva se omsko područje ili područje otpora kontrolirano naponom.
U ovom području uređaj zapravo može raditi kao promjenjivi otpornik (na primjer u aplikaciji automatske regulacije pojačanja), s otporom koji se kontrolira kroz primijenjeni potencijal vrata / izvora.
Možete vidjeti da nagib svake krivulje što također označava otpor odvoda / izvora JFET-a za VDS
Kako VGS povećavamo s negativnim potencijalom, nagib svake krivulje postaje sve više i više vodoravan, pokazujući proporcionalno povećavajući nivo otpora.
Uspjeli smo dobiti dobru početnu aproksimaciju na razini otpora s obzirom na VGS napon, kroz sljedeću jednadžbu.
p-Channel JFET radi
Unutarnji raspored i konstrukcija p-kanalnog JFET-a točno je identičan pandanu n-kanala, osim što su područja materijala p- i n-tipa obrnuta, kao što je prikazano u nastavku:
Smjerovi strujanja također se mogu vidjeti obrnuti, zajedno sa stvarnim polaritetima napona VGS i VDS. U slučaju p-kanala JFET, kanal će biti ograničen kao odgovor na povećanje pozitivnog potencijala preko ulaza / izvora.
Oznaka s dvostrukim indeksom za VDSdovest će do negativnog napona za VDS, kao što je prikazano na karakteristikama slike 5.12. Ovdje možete pronaći jaDSSna 6 mA, dok je napon priklještenja na VGS= + 6V.
Molim vas, nemojte se zbuniti zbog prisutnosti znaka thee minus za VDS. To jednostavno ukazuje na to da izvor nosi veći potencijal od odvoda.
Možete vidjeti da su krivulje za visoki VDSrazine naglo rastu do vrijednosti koje izgledaju neograničeno. Označeni usponi koji su vertikalni simboliziraju situaciju sloma, što znači da je struja kroz kanalni uređaj u ovom trenutku u potpunosti kontrolirana vanjskim krugom.
Iako to nije vidljivo na slici 5.10 za n-kanalni uređaj, to može biti mogućnost pod dovoljno visokim naponom.
Ovo se područje može eliminirati ako VDS (maks.)bilježi se iz podatkovne tablice uređaja, a uređaj je konfiguriran tako da stvarni VDSvrijednost je niža od ove zabilježene vrijednosti za bilo koji VGS.
Prethodno: Istraženo 5 najboljih krugova pojačala od 40 W Dalje: 2N3055 Datasheet, Pinout, aplikacijski krugovi
